FLIP-FLOP
Flip-Flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen
sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit
yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen
elektronika dasar seperti transistor, resistor, dan dioda yang dirangkai
menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.
Flip-Flop merupakan rangkaian logika yang memiliki output Q1 dan Q2 yang
selalu berlawanan kondisinya.
Ada
dua jenis Flip-Flop yaitu Astabil Flip-Flop dan Bistabil Flip-Flop.
Pada Bistabil Flip-Flop memiliki jenis – jenis antara lain :
- RS Flip-Flop
- RS Clocked Flip-Flop
- D Flip-Flop
- JK Flip-Flop
A. Astabil Flip - Flop
Astabil Flip-Flop merupakan Flip-Flop yang secara langsung outputnya bergantian berubah saat catu daya diberikan kepadanya.
Syarat pada Astabil Flip – Flop, yaitu :
- R1 = R2 ≤ 2,2 kΩ
- C1` = C2 , bebas
Frekuensi outputnya = 1/1,414 x R x C
Dengan C = 1/1,414 x R
Astabil
Flip-Flop berfungsi sebagai sumber lock pada rangkaian logika. Untuk
memahami Astabil Flip-Flop dapat dilihat pada rangkaian pengujian
berikut.
- Alat / Bahan : * Papan Bread Board
* Capasitor
* Resistor
* Dioda LED
* Kabel
* Baterai
- Gambar Rangkaian :
Merupakan Flip –Flop yang outputnya akan tetap selama tidak dilakukan perubahan. Berikut macam-macam Bistabil Flip-Flop :
1) RS Flip-Flop
a. Teori Singkat :
Suatu
RS Flip-Flop mempunyai dua kedudukan stabil. Dalam keadaan tidak
bekerja informasi input pada RS Flip-Flop tipe in adalah R = 0, S = 0.
Flip-flop bereaksi dengan cepat apabila informasi pada salah satu
inputnya berubah. Suatu pulsa set (S = 1) membuat Flip-Flop dalam
keadaan Set yaitu Q = 1, sedangkan pulsa Reset (R = 1) membuat Flip-Flop
Reset misalnya Q' = 1. Penggabungan input tidak boleh dilakukan karena
akan menghasilkan kedudukan yang tidak tentu. Gerbang yang dipakai
adalah Gerbang NAND. Flip-flop RS atau SR (Set-Reset) merupakan dasar
dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan : satu
disebut S (SET) yang dipakai untuk menyetel (membuat keluaran flip-flop
berkeadaan 1) dan yang lain disebut R (RESET) yang dipakai untuk
me-reset (membuat keluaran berkeadaan 0).
Simbol : 
- Alat / Bahan : * Papan Bread Board
* Capasitor
* Resistor
* Dioda LED
* Kabel
* Baterai
- Gambar Rangkaian :
In
|
Out
|
Keterangan
| ||
R
|
S
|
Q
|
Q'
| |
0
|
0
|
1
|
1
|
Dilarang
|
0
|
1
|
0
|
1
|
OK
|
1
|
0
|
1
|
0
|
OK
|
1
|
1
|
-
|
-
|
Tidak diketahui
|
d. Kesimpulan
- Jika harga R = 0 dan S = 0 maka Outputnya Q = 1 dan Q'= 1, hasil tersebut dilarang.
- Jika harga R = 0 dan S = 1 maka Outputnya Q = 0 dan Bukan Q' = 1, hasil tersebut OK.
- Jika harga R = 1 dan S = 0 maka Outputnya Q = 1 dan Bukan Q' = 0, hasil tersebut OK.
- Jika harga R = 1 dan S = 1, hasil yang diperoleh tidak diketahui.
"Apabila
hasil Outputnya berlainan, maka RS Flip-Flop dapat dipakai, dan jika
kedua Outputnya sama, maka hasilnya dilarang dan tidak diketahui".
2) RS Clocked Flip – Flop
a. Teori Singkat
Bekerjanya
sebuah clocked RS Flip-Flop sama caranya seperti RS Flip-Flop pada
rangkaian pertama, kecuali bahwa Flip – Flop ini aktif hanya selama CP =
1.
R-S-C Flip-Flop bersifat output akan berubah jika R dan S diubah dan diubah oleh Clock.
Simbol :
- Alat / Bahan : * Papan Bread Board* IC SN 7400* Capasitor* Resistor* Dioda LED* Kabel* Baterai
- Gambar Rangkaian
In
|
Out
| Keterangan | |||
C
|
S
|
R
|
Q
|
Q'
| |
| 0 ke 1 |
0
|
0
|
-
|
-
| Tdk terdefenisi |
1
|
0
|
1
|
0
| OK | |
0
|
1
|
0
|
1
| OK | |
1
|
1
|
1
|
1
| Dilarang | |
- Jika S = 0, R = 0 maka Outputnya tidak terdefenisi
- Jika S = 1, R = 0 maka Q = 1, Q' = 0, hasilnya OK.
- Jika S = 0, R = 1 maka Q = 0, Q' = 1, hasilnya OK.
- Jika S = 1, R = 1 maka Q = 1, Q' = 1, hasilnya Dilarang.
" Jika output keduanya berlainan, maka hasilnya OK, dan jika sama maka hasilnya tidak terdefenisi dan dilarang".
3) D Flip – Flop
a. Teori Singkat
Pada
dasarnya D Flip-Flop dapat dilihat sebagai RS Flip-flop dengan satu
input yang dihubungkan dengan yang lain melalui sebuah Inverter. Sebuah
masalah yang terjadi pada Flip-flop RS adalah saat keadaan R = 1, S = 1
harus dihindarkan. Satu cara untuk mengatasinya adalah dengan
mengizinkan hanya sebuah input saja. FF-D mampu mengatasi masalah
tersebut. Sifat Flip-Flop ini adalah Output sama dengan input D Ketika
Clock Dirubah.
Simbol :
- Alat / Bahan : * Papan Bread Board* IC SN 7474* Capasitor* Resistor* Dioda LED* Kabel* Baterai
- Gambar Rangkaian :Dari gambar rangkaian gerbang FF_D di atas, maka simbol logika FF-D yang dirangkai dari FF_RS menjadi :
Saat MR dan MS tidak aktif
In
|
Out
| ||
C
|
D
|
Q
|
Q'
|
0 ke 1
|
0
|
0
|
1
|
0 ke 1
|
1
|
1
|
0
|
Saat MR dan MS aktif
In
|
Out
| ||
MR
|
MS
|
Q
|
Q'
|
1
|
0
|
1
|
0
|
0
|
1
|
0
|
1
|
1
|
1
|
-
|
-
|
0
|
0
|
1
|
1
|
- Jika MR dan MS nya berlainan, maka hasilnya OK.
- Jika MR = 1, MS = 1, maka hasilnya tidak terdefenisi.
- Jika MR = 0, MS = 0. maka hasilnya dilarang.
4. JK Flip - Flop
a. Teori Singkat
Bekerjanya
JK Flip-flop ini serupa caranya seperti Clocked-RS-Flip-flop kecuali
dengan input JK = 1 1, input tidak memberikan tanda untuk state
tertentu, input selalu membuat output invert.
Simbol :
b. Rangkaian Pengujian
- Alat / Bahan : * Papan Bread Board* IC SN 7473* Capasitor* Resistor* Dioda LED* Kabel* Baterai
- Gambar Rangkaian
Rangkaian IC :
In
|
Out
| |||
C
|
J
|
K
|
Q
|
Q'
|
1 ke 0
|
0
|
0
|
-
|
-
|
1 ke 0
|
0
|
1
|
0
|
1
|
1 ke 0
|
1
|
0
|
1
|
0
|
1 ke 0
|
1
|
1
|
1
|
1
|
NB : sifat ini hanya berlaku jika MS dan MR tidak aktif. Jika ingin diaktifkan lihat tabel di atas.
d. Kesimpulan
- Jika J = 0, K = 0 maka Outputnya tidak berubah.
- Jika J = 1, K = 0 maka Q = 1, Q' = 0.
- Jika J = 0, K = 1 maka Q = 0, Q' = 1.
- Jika R = 0, S = 1 maka Q = 1, Q' =1 (kondisi berlawanan).
Panahatan, Drs. 2009. THEORY AND PRACTICE OF LOGIC CIRCUIT (Diktat Kuliah). Medan : Universitas Negeri Medan
Organisasi dan Arsitektur Komputer by Yulisdin Mukhlis, ST., MT. PRINSIP DAN PERANCANGAN RANGKAIAN LOGIKA
Posted by
Laviola
0 comments:
Post a Comment